其他Verilog特性

组合逻辑